EP610DC-30 vs EP610DC-25 Comparaison

Comparaison détaillée côte à côte de EP610DC-30 par Altera et EP610DC-25 par Rochester Electronics. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DC-30 EP610DC-25
Marque Altera Rochester Electronics
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,40 $9,95
Product Type Classic EPLD (Erasable Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Family EP610 (Classic Device Family) Altera Classic EPLD
Macrocells 16 16
Logic Expanders 4 (4 product terms per macrocell) —
Usable Gates 300 —
Maximum Pipelined Clock Frequency 100 MHz —
Propagation Delay (tPD) 30 ns —
Dedicated Inputs 16 —
I/O Pins 16 (with output enable) —
Boîtier 24-pin CERDIP (windowed) 24-pin CDIP (Ceramic DIP, through-hole)
Type de montage Through-Hole Through Hole
Speed Grade -30 (30 ns tPD) —
Technology CMOS EPROM CMOS EPROM (UV-erasable)
Programmability UV-erasable, windowed EPROM —
Security Bit Yes (protects design after programming) —
Output Modes Registered and Combinatorial —
Température de fonctionnement Commercial (0C to +70C) 0 C to +70 C
Equivalent Gates — 300
Maximum Propagation Delay (tPD) — 25 ns
Pipelined Data Rate — Up to 100 MHz
Number of I/O Pins — 22
Number of Dedicated Inputs — 4
Total Pin Count — 24
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Programming Method — JEDEC fuse-map / UV-erase
Speed Grade Suffix — -25 (25 ns tPD)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis