EP610DI-25 vs EP610DC-25 Comparación

Comparación detallada lado a lado de EP610DI-25 por Intel y EP610DC-25 por Rochester Electronics. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Rochester Electronics
EP610DC-25 EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 ✓ Activo

Comparación de especificaciones

Parámetro EP610DI-25 EP610DC-25
Marca Intel Rochester Electronics
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $9,95
Part Family Classic EPLD —
Macrocells 16 16
Propagation Delay (tPD) 25 ns —
Maximum Pipelined Clock Frequency 100 MHz (max fCNT, per family datasheet) —
I/O Pins 16 (bidirectional) —
Dedicated Inputs 4 —
Total User I/O 20 —
Technology CMOS EPROM (UV-erasable) CMOS EPROM (UV-erasable)
Supply Voltage (VCC) 5 V nominal 4.75 V to 5.25 V (5 V nominal)
Package Type Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 —
Recuento de pines 24 —
Tipo de montaje Through-Hole (DIP) Through Hole
Temperatura de funcionamiento Industrial (per "I" suffix) 0 C to +70 C
Speed Grade Suffix 25 = 25 ns -25 (25 ns tPD)
Compliance RoHS status unknown (legacy 1990s part) —
Family — Altera Classic EPLD
Product Type — EPLD (Erasable Programmable Logic Device)
Equivalent Gates — 300
Maximum Propagation Delay (tPD) — 25 ns
Pipelined Data Rate — Up to 100 MHz
Number of I/O Pins — 22
Number of Dedicated Inputs — 4
Total Pin Count — 24
Encapsulado — 24-pin CDIP (Ceramic DIP, through-hole)
Programming Method — JEDEC fuse-map / UV-erase

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización