EP610DI-25 vs EP610DC-25 比較

詳細な並列比較: EP610DI-25 メーカー: Intel および EP610DC-25 メーカー: Rochester Electronics。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Rochester Electronics
EP610DC-25 EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 ✓ 生産中

仕様比較

パラメータ EP610DI-25 EP610DC-25
ブランド Intel Rochester Electronics
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete 有効
在庫状況 In Stock In Stock
単価(USD) $9.95 $9.95
Part Family Classic EPLD —
Macrocells 16 16
Propagation Delay (tPD) 25 ns —
Maximum Pipelined Clock Frequency 100 MHz (max fCNT, per family datasheet) —
I/O Pins 16 (bidirectional) —
Dedicated Inputs 4 —
Total User I/O 20 —
Technology CMOS EPROM (UV-erasable) CMOS EPROM (UV-erasable)
Supply Voltage (VCC) 5 V nominal 4.75 V to 5.25 V (5 V nominal)
Package Type Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 —
ピン数 24 —
実装タイプ Through-Hole (DIP) Through Hole
動作温度 Industrial (per "I" suffix) 0 C to +70 C
Speed Grade Suffix 25 = 25 ns -25 (25 ns tPD)
Compliance RoHS status unknown (legacy 1990s part) —
Family — Altera Classic EPLD
Product Type — EPLD (Erasable Programmable Logic Device)
Equivalent Gates — 300
Maximum Propagation Delay (tPD) — 25 ns
Pipelined Data Rate — Up to 100 MHz
Number of I/O Pins — 22
Number of Dedicated Inputs — 4
Total Pin Count — 24
パッケージ — 24-pin CDIP (Ceramic DIP, through-hole)
Programming Method — JEDEC fuse-map / UV-erase

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼