EP610DM-35 vs EP610DC-35 Comparación

Comparación detallada lado a lado de EP610DM-35 por Altera y EP610DC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610DM-35 EP610DC-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $23,40 $18,40
Manufacturer Altera (Rochester Electronics authorized stock) Originally Altera; today supplied via Rochester Electronics (authorized)
Part Family Classic EPLD —
Logic Family PAL-type EPLD, CMOS, UV-erasable —
Number of Macrocells 16 —
Number of Gates 300 —
Propagation Delay (tPD) 35 ns 35 ns
Pipelined Data Rate (fMAX) 100 MHz —
Supply Voltage (VCC) 5 V (single supply) 5 V
Encapsulado 24-pin CDIP (CERDIP) with UV window 24-pin CDIP (windowed CERDIP) 0.300 inch
Temperature Grade (M) Military -55°C to +125°C —
I/O Pins 24 dedicated I/O (input + bidirectional) —
Programmability UV-erasable, reprogrammable —
Rango de temperatura de funcionamiento -55°C to +125°C —
Nivel MSL [DATA_NEEDED: MSL rating] —
Estado RoHS Non-compliant (contains lead, hermetic CERDIP) [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS]
Device Type — CPLD - Classic EPLD
Family — Altera Classic EP610
Macrocells — 16
Usable Gates — 300
Maximum Frequency (fMAX) — 28.6 MHz
Pipelined Data Rate — up to 100 MHz
Process Technology — CMOS
Program/erase Method — UV-erasable (windowed CERDIP)
Tipo de montaje — Through-Hole (DIP)
Temperatura de funcionamiento — 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización