EP610DM-35 vs EP610DC-35 Comparaison

Comparaison détaillée côte à côte de EP610DM-35 par Altera et EP610DC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DM-35 EP610DC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $23,40 $18,40
Manufacturer Altera (Rochester Electronics authorized stock) Originally Altera; today supplied via Rochester Electronics (authorized)
Part Family Classic EPLD —
Logic Family PAL-type EPLD, CMOS, UV-erasable —
Number of Macrocells 16 —
Number of Gates 300 —
Propagation Delay (tPD) 35 ns 35 ns
Pipelined Data Rate (fMAX) 100 MHz —
Supply Voltage (VCC) 5 V (single supply) 5 V
Boîtier 24-pin CDIP (CERDIP) with UV window 24-pin CDIP (windowed CERDIP) 0.300 inch
Temperature Grade (M) Military -55°C to +125°C —
I/O Pins 24 dedicated I/O (input + bidirectional) —
Programmability UV-erasable, reprogrammable —
Plage de température de fonctionnement -55°C to +125°C —
Niveau MSL [DATA_NEEDED: MSL rating] —
Statut RoHS Non-compliant (contains lead, hermetic CERDIP) [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS]
Device Type — CPLD - Classic EPLD
Family — Altera Classic EP610
Macrocells — 16
Usable Gates — 300
Maximum Frequency (fMAX) — 28.6 MHz
Pipelined Data Rate — up to 100 MHz
Process Technology — CMOS
Program/erase Method — UV-erasable (windowed CERDIP)
Type de montage — Through-Hole (DIP)
Température de fonctionnement — 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis