EP610LC-35 vs EP610JI-30 Comparación

Comparación detallada lado a lado de EP610LC-35 por Altera y EP610JI-30 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610LC-35 EP610JI-30
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $9,40
Family Altera Classic EPLD Altera Classic EPLD (EP610)
Device Series EP610 —
Macrocells 16 16
Usable Gates 300 —
Propagation Delay (tpd) 37 ns 30 ns (max)
Supply Voltage (Vcc) 5 V —
Technology CMOS EEPROM (one-time-programmable plastic) —
Encapsulado 28-pin PLCC (J-lead) CQCC28 (windowed ceramic JLCC, J-bend)
Temperatura de funcionamiento Commercial (0C to +70C) [DATA_NEEDED: exact grade letter] -40C to +85C (industrial, per EP610 family suffix convention)
Speed Grade -35 (slowest EP610) —
Tipo de montaje Surface Mount Surface Mount (JLCC)
Programmable Pins 24 input / 16 output (shared macrocells) —
Estado RoHS [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS]
Lead-Free [DATA_NEEDED: lead_free] [DATA_NEEDED: lead-free status]
Nivel MSL [DATA_NEEDED: msl_level] —
Programming Tool MAX+PLUS II development system —
Device Type — UV Erasable Programmable Logic Device (EPLD)
Pipelined Data Rate — Up to 100 MHz
Product Terms — 160
Dedicated Inputs — 4
I/O Pins — 16
External Clocks — 2
Tensión de alimentación — 5 V (single supply)
Process Technology — CMOS
Package Code — JLCC-28 / CQCC28
Erasure Method — Ultraviolet (UV) via top window
Programming — Altera Logic Programmer compatible

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización