EP610LC-35 vs EP610JI-30 Comparaison

Comparaison détaillée côte à côte de EP610LC-35 par Altera et EP610JI-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610LC-35 EP610JI-30
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $9,40
Family Altera Classic EPLD Altera Classic EPLD (EP610)
Device Series EP610 —
Macrocells 16 16
Usable Gates 300 —
Propagation Delay (tpd) 37 ns 30 ns (max)
Supply Voltage (Vcc) 5 V —
Technology CMOS EEPROM (one-time-programmable plastic) —
Boîtier 28-pin PLCC (J-lead) CQCC28 (windowed ceramic JLCC, J-bend)
Température de fonctionnement Commercial (0C to +70C) [DATA_NEEDED: exact grade letter] -40C to +85C (industrial, per EP610 family suffix convention)
Speed Grade -35 (slowest EP610) —
Type de montage Surface Mount Surface Mount (JLCC)
Programmable Pins 24 input / 16 output (shared macrocells) —
Statut RoHS [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS]
Lead-Free [DATA_NEEDED: lead_free] [DATA_NEEDED: lead-free status]
Niveau MSL [DATA_NEEDED: msl_level] —
Programming Tool MAX+PLUS II development system —
Device Type — UV Erasable Programmable Logic Device (EPLD)
Pipelined Data Rate — Up to 100 MHz
Product Terms — 160
Dedicated Inputs — 4
I/O Pins — 16
External Clocks — 2
Tension d'alimentation — 5 V (single supply)
Process Technology — CMOS
Package Code — JLCC-28 / CQCC28
Erasure Method — Ultraviolet (UV) via top window
Programming — Altera Logic Programmer compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis