EP610PC-30 vs EP610PC-20 Comparación

Comparación detallada lado a lado de EP610PC-30 por Altera y EP610PC-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610PC-30 EP610PC-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $27,74 $47,80
Device Family Classic EPLD (EP610) —
Macrocells 16 —
Usable Gates 300 300
Propagation Delay (tPD) 30 ns 20 ns
Maximum Pipeline Frequency 33.3 MHz (typical) / 100 MHz pipelined —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 5 V ±10%
Process Technology CMOS EPROM CMOS EPROM
Encapsulado 24-pin PDIP (0.300 inch) PDIP-24
Tipo de montaje Through-Hole —
Programmability One-Time Programmable (OTP, no window on plastic PDIP) —
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial)
Output Drive Current [DATA_NEEDED: IOH/IOL per datasheet DC characteristics] —
Input Pins (Dedicated) [DATA_NEEDED: dedicated input count from datasheet pinout] —
I/O Pins [DATA_NEEDED: bidirectional I/O count from datasheet pinout] —
Programming Tool Altera A+PLUS / MAX+PLUS II (legacy) —
Estado RoHS Not applicable (legacy non-compliant package per distributor listing) Non-compliant (legacy PDIP)
Lead Free Status Not applicable —
Current Distributor Rochester Electronics, LLC (authorized continuing source) —
Family — Classic EPLD
Logic Elements — 16 macrocells
Maximum Operating Frequency — 100 MHz (pipelined)
Número de pines — 24
Programmable Flip-Flops — 16
Input Pins — 24
Output Pins — 16
I/O Compatibility — TTL
Program/Erase Method — UV (windowed) or OTP

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización