EP610PC-30 vs EP610PC-20 Comparaison

Comparaison détaillée côte à côte de EP610PC-30 par Altera et EP610PC-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610PC-30 EP610PC-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,74 $47,80
Device Family Classic EPLD (EP610) —
Macrocells 16 —
Usable Gates 300 300
Propagation Delay (tPD) 30 ns 20 ns
Maximum Pipeline Frequency 33.3 MHz (typical) / 100 MHz pipelined —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) 5 V ±10%
Process Technology CMOS EPROM CMOS EPROM
Boîtier 24-pin PDIP (0.300 inch) PDIP-24
Type de montage Through-Hole —
Programmability One-Time Programmable (OTP, no window on plastic PDIP) —
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial)
Output Drive Current [DATA_NEEDED: IOH/IOL per datasheet DC characteristics] —
Input Pins (Dedicated) [DATA_NEEDED: dedicated input count from datasheet pinout] —
I/O Pins [DATA_NEEDED: bidirectional I/O count from datasheet pinout] —
Programming Tool Altera A+PLUS / MAX+PLUS II (legacy) —
Statut RoHS Not applicable (legacy non-compliant package per distributor listing) Non-compliant (legacy PDIP)
Lead Free Status Not applicable —
Current Distributor Rochester Electronics, LLC (authorized continuing source) —
Family — Classic EPLD
Logic Elements — 16 macrocells
Maximum Operating Frequency — 100 MHz (pipelined)
Nombre de broches — 24
Programmable Flip-Flops — 16
Input Pins — 24
Output Pins — 16
I/O Compatibility — TTL
Program/Erase Method — UV (windowed) or OTP

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis