EP910DM-40 vs EP910DC-35 Comparación

Comparación detallada lado a lado de EP910DM-40 por Altera y EP910DC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910DM-40 EP910DC-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $21,00 $10,95
Product Type UV Erasable Programmable Logic Device (EPLD) —
Family Altera Classic EP910 Classic EPLD EP910
Architecture PAL-type AND/OR with global programmable interconnect bus PAL-type sum-of-products AND-OR array
Macrocells 24 24
Dedicated Inputs 36 12
Dedicated Outputs 24 —
Bidirectional I/O Lines 24 —
Product Terms 240 240
Propagation Delay (tPD) 40 ns —
External Clocks 2 —
Process Technology CMOS —
Encapsulado 40-pin Ceramic DIP (Cerdip) with UV window 40-pin CDIP (Ceramic DIP) with quartz window
Tipo de montaje Through-Hole (DIP) —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] 0 °C to +70 °C (commercial)
Tensión de alimentación 5 V —
Estado RoHS [DATA_NEEDED: RoHS compliance status] Non-compliant (ceramic DIP with Pb-bearing lead finish)
Programming Interface JEDEC-standard fuse-map / UV erasure —
Device Type — UV-Erasable CMOS PLD (PAL-type)
Usable Gates — 900 gates
I/O Pins — 24
Total Inputs — 36
Propagation Delay (tpd) — 35 ns
Frecuencia de reloj máxima — 37 MHz (typical, internal)
Supply Voltage (Vcc) — 4.75 V to 5.25 V (5 V nominal)
Lead Pitch — 2.540 mm
Termination Style — Through-Hole
Programming Method — JEDEC fuse map via device programmer; UV erase
Technology — CMOS, UV-erasable EPROM cell
Lifecycle — Obsolete / last-time-buy from authorized distributors

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización