EP910LC-32 vs EP910LC-35 Comparación

Comparación detallada lado a lado de EP910LC-32 por Altera y EP910LC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910LC-32 EP910LC-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,85 $18,75
Device Family Altera Classic EPLD —
Number of Macrocells 24 —
Number of Usable Gates 900 gates (typical) —
Number of Dedicated Inputs 10 —
Number of I/O Pins 20 —
Encapsulado PLCC-32 PLCC-44 (J-lead, LC suffix)
Speed Grade -32 —
Maximum Toggle Frequency (fMAX) [DATA_NEEDED: fMAX value in MHz for -32 grade] —
Pin-to-Pin Propagation Delay (tPD) [DATA_NEEDED: tPD in ns for -32 grade] —
Supply Voltage (VCC) 5 V 5 V
Logic Family Low-power CMOS (LC suffix) —
Programming Method UV-erasable or one-time programmable (OTP for LC windowless variant) —
Rango de temperatura de funcionamiento [DATA_NEEDED: commercial or industrial grade] —
I/O Standard TTL-compatible —
Tipo de montaje Surface Mount (PLCC socket or direct solder) —
Estado RoHS unknown Not applicable (legacy product)
Nivel MSL unknown —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Classic (EP910)
Macrocells — 24
Usable Gates — 450
Propagation Delay (tPD) — 35 ns
Maximum Toggle Frequency — 28.6 MHz
Technology — CMOS EPROM
Temperatura de funcionamiento — 0C to +70C (commercial)
Recuento de pines — 44
Programmable Flip-Flops — Yes (per macrocell)
Output Enable Control — Per macrocell
Erasure Method — UV (windowed) or OTP (plastic)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización