EP910LC-32 vs EP910LC-35 Comparação

Comparação detalhada lado a lado de EP910LC-32 por Altera e EP910LC-35 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910LC-32 EP910LC-35
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,85 $18,75
Device Family Altera Classic EPLD —
Number of Macrocells 24 —
Number of Usable Gates 900 gates (typical) —
Number of Dedicated Inputs 10 —
Number of I/O Pins 20 —
Encapsulamento PLCC-32 PLCC-44 (J-lead, LC suffix)
Speed Grade -32 —
Maximum Toggle Frequency (fMAX) [DATA_NEEDED: fMAX value in MHz for -32 grade] —
Pin-to-Pin Propagation Delay (tPD) [DATA_NEEDED: tPD in ns for -32 grade] —
Supply Voltage (VCC) 5 V 5 V
Logic Family Low-power CMOS (LC suffix) —
Programming Method UV-erasable or one-time programmable (OTP for LC windowless variant) —
Faixa de temperatura de operação [DATA_NEEDED: commercial or industrial grade] —
I/O Standard TTL-compatible —
Tipo de montagem Surface Mount (PLCC socket or direct solder) —
Status RoHS unknown Not applicable (legacy product)
Nível MSL unknown —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Classic (EP910)
Macrocells — 24
Usable Gates — 450
Propagation Delay (tPD) — 35 ns
Maximum Toggle Frequency — 28.6 MHz
Technology — CMOS EPROM
Temperatura de operação — 0C to +70C (commercial)
Contagem de pinos — 44
Programmable Flip-Flops — Yes (per macrocell)
Output Enable Control — Per macrocell
Erasure Method — UV (windowed) or OTP (plastic)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação