EP910LC-32 vs EP910LC-35 比較

詳細な並列比較: EP910LC-32 メーカー: Altera および EP910LC-35 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP910LC-32 EP910LC-35
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $9.85 $18.75
Device Family Altera Classic EPLD —
Number of Macrocells 24 —
Number of Usable Gates 900 gates (typical) —
Number of Dedicated Inputs 10 —
Number of I/O Pins 20 —
パッケージ PLCC-32 PLCC-44 (J-lead, LC suffix)
Speed Grade -32 —
Maximum Toggle Frequency (fMAX) [DATA_NEEDED: fMAX value in MHz for -32 grade] —
Pin-to-Pin Propagation Delay (tPD) [DATA_NEEDED: tPD in ns for -32 grade] —
Supply Voltage (VCC) 5 V 5 V
Logic Family Low-power CMOS (LC suffix) —
Programming Method UV-erasable or one-time programmable (OTP for LC windowless variant) —
動作温度範囲 [DATA_NEEDED: commercial or industrial grade] —
I/O Standard TTL-compatible —
実装タイプ Surface Mount (PLCC socket or direct solder) —
RoHS ステータス unknown Not applicable (legacy product)
MSLレベル unknown —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Classic (EP910)
Macrocells — 24
Usable Gates — 450
Propagation Delay (tPD) — 35 ns
Maximum Toggle Frequency — 28.6 MHz
Technology — CMOS EPROM
動作温度 — 0C to +70C (commercial)
ピン数 — 44
Programmable Flip-Flops — Yes (per macrocell)
Output Enable Control — Per macrocell
Erasure Method — UV (windowed) or OTP (plastic)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼