EPC2L20U vs EPC2L20U-HAF480119C Comparación
Comparación detallada lado a lado de EPC2L20U por Altera y EPC2L20U-HAF480119C por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Intel
EPC2L20U-HAF480119C - FPGA Config Device, SRAM LUT | Intel
EPC2L20U-HAF480119C ⚠ Última compraComparación de especificaciones
| Parámetro | EPC2L20U | EPC2L20U-HAF480119C |
|---|---|---|
| Marca | Altera | Intel |
| Categoría | FPGA & CPLD | Memory ICs |
| Estado del ciclo de vida | Última compra | Última compra |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $10,55 | $10,75 |
| Tamaño de memoria | 1.6 Mbit | 1.6 Mb |
| Supply Voltage (VCC) | 3.0 V to 3.6 V | — |
| Tipo de interfaz | Serial configuration (DCLK/DATA0) | — |
| Programmability | In-system programmable via IEEE 1532 / JTAG | In-system programmable via JTAG |
| Supported FPGAs | APEX II, APEX 20K, Mercury, Stratix, Cyclone, ACEX 1K | — |
| Configuration Mode | Single + Cascade (multi-PROM daisy chain) | — |
| Compression Support | Yes (FPGA decompresses bitstream) | — |
| Temperatura de funcionamiento | -40C to +85C (industrial) | — |
| Encapsulado | 20-PLCC (PLCC-20) | PLCC-20 |
| Tipo de montaje | Surface Mount / Socket | Surface Mount / Socketed |
| JTAG Support | Yes (IEEE Std 1149.1 boundary scan) | Yes (IEEE 1149.1 boundary-scan) |
| Recuento de pines | 20 | — |
| Estado RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead-free status] |
| Nivel MSL | [DATA_NEEDED: MSL level] | — |
| Tipo de memoria | — | Configuration PROM (non-volatile) |
| Target Device | — | SRAM-based LUT FPGAs (Cyclone, Stratix, APEX families) |
| Core Supply Voltage | — | 3.3 V |
| I/O Tolerance | — | 5 V tolerant |
| Configuration Modes | — | Serial (1-bit), Parallel (8-bit FPP), JTAG |
| Cascade Support | — | Yes (multi-PROM chains for larger FPGAs) |
| Configuration Clock Range | — | 10 MHz to 40 MHz |
| Bitstream Compression Support | — | Yes (Cyclone/Stratix compressed bitstreams) |
| Rango de temperatura de funcionamiento | — | [DATA_NEEDED: operating temperature range] |