EPC2L20U vs EPC2L20U-HAF480119C Comparação

Comparação detalhada lado a lado de EPC2L20U por Altera e EPC2L20U-HAF480119C por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Altera
EPC2L20U EPC2L20U - 1.6Mb Configuration PROM 20-PLCC | Altera

EPC2L20U - 1.6Mb Configuration PROM 20-PLCC | Altera

EPC2L20U ⚠ Última compra
Intel
EPC2L20U-HAF480119C EPC2L20U-HAF480119C - FPGA Config Device, SRAM LUT | Intel

EPC2L20U-HAF480119C - FPGA Config Device, SRAM LUT | Intel

EPC2L20U-HAF480119C ⚠ Última compra

Comparação de especificações

Parâmetro EPC2L20U EPC2L20U-HAF480119C
Marca Altera Intel
Categoria FPGA & CPLD Memory ICs
Status do ciclo de vida Última compra Última compra
Status do estoque In Stock In Stock
Preço unitário (USD) $10,55 $10,75
Tamanho da memória 1.6 Mbit 1.6 Mb
Supply Voltage (VCC) 3.0 V to 3.6 V —
Tipo de interface Serial configuration (DCLK/DATA0) —
Programmability In-system programmable via IEEE 1532 / JTAG In-system programmable via JTAG
Supported FPGAs APEX II, APEX 20K, Mercury, Stratix, Cyclone, ACEX 1K —
Configuration Mode Single + Cascade (multi-PROM daisy chain) —
Compression Support Yes (FPGA decompresses bitstream) —
Temperatura de operação -40C to +85C (industrial) —
Encapsulamento 20-PLCC (PLCC-20) PLCC-20
Tipo de montagem Surface Mount / Socket Surface Mount / Socketed
JTAG Support Yes (IEEE Std 1149.1 boundary scan) Yes (IEEE 1149.1 boundary-scan)
Contagem de pinos 20 —
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead-free status]
Nível MSL [DATA_NEEDED: MSL level] —
Tipo de memória — Configuration PROM (non-volatile)
Target Device — SRAM-based LUT FPGAs (Cyclone, Stratix, APEX families)
Core Supply Voltage — 3.3 V
I/O Tolerance — 5 V tolerant
Configuration Modes — Serial (1-bit), Parallel (8-bit FPP), JTAG
Cascade Support — Yes (multi-PROM chains for larger FPGAs)
Configuration Clock Range — 10 MHz to 40 MHz
Bitstream Compression Support — Yes (Cyclone/Stratix compressed bitstreams)
Faixa de temperatura de operação — [DATA_NEEDED: operating temperature range]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação