EPC2L20U vs EPC2L20U-HAF480119C 比較
詳細な並列比較: EPC2L20U メーカー: Altera および EPC2L20U-HAF480119C メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPC2L20U | EPC2L20U-HAF480119C |
|---|---|---|
| ブランド | Altera | Intel |
| カテゴリ | FPGA & CPLD | Memory ICs |
| ライフサイクル状態 | ラストバイ | ラストバイ |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $10.55 | $10.75 |
| メモリサイズ | 1.6 Mbit | 1.6 Mb |
| Supply Voltage (VCC) | 3.0 V to 3.6 V | — |
| インターフェースタイプ | Serial configuration (DCLK/DATA0) | — |
| Programmability | In-system programmable via IEEE 1532 / JTAG | In-system programmable via JTAG |
| Supported FPGAs | APEX II, APEX 20K, Mercury, Stratix, Cyclone, ACEX 1K | — |
| Configuration Mode | Single + Cascade (multi-PROM daisy chain) | — |
| Compression Support | Yes (FPGA decompresses bitstream) | — |
| 動作温度 | -40C to +85C (industrial) | — |
| パッケージ | 20-PLCC (PLCC-20) | PLCC-20 |
| 実装タイプ | Surface Mount / Socket | Surface Mount / Socketed |
| JTAG Support | Yes (IEEE Std 1149.1 boundary scan) | Yes (IEEE 1149.1 boundary-scan) |
| ピン数 | 20 | — |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead-free status] |
| MSLレベル | [DATA_NEEDED: MSL level] | — |
| メモリタイプ | — | Configuration PROM (non-volatile) |
| Target Device | — | SRAM-based LUT FPGAs (Cyclone, Stratix, APEX families) |
| Core Supply Voltage | — | 3.3 V |
| I/O Tolerance | — | 5 V tolerant |
| Configuration Modes | — | Serial (1-bit), Parallel (8-bit FPP), JTAG |
| Cascade Support | — | Yes (multi-PROM chains for larger FPGAs) |
| Configuration Clock Range | — | 10 MHz to 40 MHz |
| Bitstream Compression Support | — | Yes (Cyclone/Stratix compressed bitstreams) |
| 動作温度範囲 | — | [DATA_NEEDED: operating temperature range] |