EPC2LI20N vs EPC2L20N So sánh

So sánh chi tiết song song của EPC2LI20N bằng Altera và EPC2L20N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC2LI20N EPC2L20N
Thương hiệu Altera Altera
Danh mục Memory ICs Memory ICs
Trạng thái vòng đời Obsolete NRND
Kiểu bộ nhớ Non-volatile configuration PROM (Flash) —
Kích thước bộ nhớ 1.6 Mbit 1.6 Mbit
Programmable Type In System Programmable (ISP via JTAG) In System Programmable (ISP)
Configuration Mode Serial —
Maximum Configuration Frequency 10 MHz —
Supply Voltage (VCCINT) 3.0 V to 3.6 V —
Supply Voltage (VCCIO) 4.5 V to 5.5 V —
Hộp / Vỏ 20-PLCC (J-Lead), 9x9 mm 20-LCC (J-Lead), PLCC-20
Kiểu lắp đặt Surface Mount Surface Mount (J-Lead PLCC)
Packaging Tube Tube
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Supported FPGA Series ACEX 1K, APEX II, Cyclone, Stratix II —
JTAG Interface IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO) —
Configuration Pins nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE —
Trạng thái RoHS [DATA_NEEDED: RoHS status] Compliant
Chức năng — In-System Programmable Configuration PROM for SRAM-based LUT FPGAs
Supply Voltage - VCCINT/VCCIO — 3.0 V to 3.6 V or 4.5 V to 5.5 V
Supported FPGA Families — Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet)
Configuration Interface — Serial (Altera FPP / PS configuration scheme)
Cascade Support — Yes (multi-PROM chain via CE control)
Programming Method — In-system via 4-wire ISP / JTAG-style
Số chân — 20
Lead Finish — Matte Tin (Pb-free)
Cấp MSL — 3 (168 hours)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá