EPM3512AQC20810N vs EPM3256AQC208-10N Comparación

Comparación detallada lado a lado de EPM3512AQC20810N por Altera y EPM3256AQC208-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQC20810N EPM3256AQC208-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $39,75 $4,62
Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) —
Macro Cells 512 —
Usable Gates 10,000 10,000
User I/Os 172 —
Logic Array Blocks (LABs) 16 —
Propagation Delay (tPD) 10 ns —
Core Voltage (VCCINT) 3.3 V —
I/O Voltage (VCCIO) 3.3 V (5.0 V tolerant I/O) —
Encapsulado 208-pin PQFP (Plastic Quad Flat Pack) —
Configuration Memory EEPROM (non-volatile, instant-on) —
Programming Interface JTAG (IEEE 1149.1 / IEEE 1532 ISP) —
Maximum Frequency [DATA_NEEDED: fMAX] —
Temperatura de funcionamiento [DATA_NEEDED: industrial/commercial grade range] 0C to +70C (Commercial)
Estado RoHS [DATA_NEEDED: lead-free/RoHS status] [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data]
Tipo de montaje Surface Mount Surface Mount
Nivel MSL [DATA_NEEDED: MSL rating] —
Series — MAX 3000A
Programmable Type — In-System Programmable (EEPROM)
Number of Macrocells — 256
Number of Logic Elements/Blocks — 16 LABs
Number of I/O Pins — 161 (158 user I/O per Arrow listing)
Propagation Delay (tpd) — 10 ns (max)
Maximum Counter Frequency — 227.3 MHz
Supply Voltage - Internal — 3.0 V to 3.6 V (3.3 V typical)
Encapsulado / Carcasa — 208-BFQFP / 208-PQFP (28x28 mm)
ISP Compliance — IEEE Std. 1532
Boundary Scan — IEEE Std. 1149.1 (JTAG)
I/O Tolerance — 5 V tolerant, MultiVolt interface

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización