EPM5032DC-15 vs EPM5032DI-20 Comparación

Comparación detallada lado a lado de EPM5032DC-15 por Altera y EPM5032DI-20 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032DC-15 EPM5032DI-20
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $8,75
Family MAX 5000 MAX 5000 (Altera legacy EPLD)
Device Type UV-erasable EPLD (PAL-type CMOS) —
Usable Gates 600 —
Macrocells 32 32
Propagation Delay (tPD) 15 ns —
Maximum Toggle Frequency (fMAX) 83.3 MHz —
Supply Voltage (VCC) 5 V (nominal) —
Logic Family CMOS, TTL-compatible I/O —
Programmable Pins 16 bidirectional I/O + 4 dedicated input = 20 —
Total Package Pins 28 —
Encapsulado CERDIP-28 (windowed, through-hole) Ceramic DIP-20 (windowed, UV-erasable)
Tipo de montaje Through-Hole (DIP) —
Temperatura de funcionamiento 0C to +70C (commercial) Industrial (per 'I' suffix)
Erasure Method UV light through ceramic quartz window —
Process Technology CMOS —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status for ceramic DIP variant]
Lead-Free unknown [DATA_NEEDED: lead-free status]
Architecture — CMOS PAL-type EPLD with PIA
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Product Terms — 320 (maximum)
Flip-Flops — 16 (one per macrocell)
Frecuencia de reloj máxima — 62.5 MHz
Pin-to-Pin Delay — 20 ns (speed grade -20)
Programming — UV-erasable CMOS, JEDEC fuse file
Development Tool — Altera MAX+PLUS II (legacy)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización