EPM5032DC-15 vs EPM5032DI-20 Comparaison

Comparaison détaillée côte à côte de EPM5032DC-15 par Altera et EPM5032DI-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DC-15 EPM5032DI-20
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $8,75
Family MAX 5000 MAX 5000 (Altera legacy EPLD)
Device Type UV-erasable EPLD (PAL-type CMOS) —
Usable Gates 600 —
Macrocells 32 32
Propagation Delay (tPD) 15 ns —
Maximum Toggle Frequency (fMAX) 83.3 MHz —
Supply Voltage (VCC) 5 V (nominal) —
Logic Family CMOS, TTL-compatible I/O —
Programmable Pins 16 bidirectional I/O + 4 dedicated input = 20 —
Total Package Pins 28 —
Boîtier CERDIP-28 (windowed, through-hole) Ceramic DIP-20 (windowed, UV-erasable)
Type de montage Through-Hole (DIP) —
Température de fonctionnement 0C to +70C (commercial) Industrial (per 'I' suffix)
Erasure Method UV light through ceramic quartz window —
Process Technology CMOS —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status for ceramic DIP variant]
Lead-Free unknown [DATA_NEEDED: lead-free status]
Architecture — CMOS PAL-type EPLD with PIA
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Product Terms — 320 (maximum)
Flip-Flops — 16 (one per macrocell)
Fréquence d'horloge maximale — 62.5 MHz
Pin-to-Pin Delay — 20 ns (speed grade -20)
Programming — UV-erasable CMOS, JEDEC fuse file
Development Tool — Altera MAX+PLUS II (legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis