EPM5032DC-2 vs EPM5032DC Comparación

Comparación detallada lado a lado de EPM5032DC-2 por Altera y EPM5032DC por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032DC-2 EPM5032DC
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,75 $10,40
Product Type CPLD (Complex Programmable Logic Device) —
Series MAX 5000 —
Macrocells 32 32
Usable Gates (typical) 600 —
Logic Array Blocks (LABs) 4 1
Encapsulado 20-pin CDIP (Ceramic DIP) DIP-24 (ceramic, windowed)
Speed Grade -2 (tPD ~25 ns, commercial) DC (commercial)
Configuration Memory EPROM (one-time programmable per generation; UV-erasable variants exist) EPROM (UV-erasable via package window)
Supply Voltage (VCC) 5 V (single supply, +/-5%) —
Temperatura de funcionamiento 0C to +70C (commercial grade) 0C to +70C
Programmable Pins / I/O 20 pins (JEDEC-standard 0.300" ceramic DIP) —
Programming Interface Altera ByteBlaster / parallel-port JTAG-style ISP —
Interconnect Programmable Interconnect Array (PIA) with deterministic timing —
Estado RoHS [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS] [DATA_NEEDED: RoHS status]
Tipo de montaje Through-Hole (DIP) Through-hole (DIP)
Nivel MSL Not applicable (through-hole hermetic ceramic) —
Family — MAX 5000
Device Type — EPLD (Erasable Programmable Logic Device)
Technology — Bipolar EPROM, UV-erasable
Programmable Logic Elements — AND array + fixed OR array per macrocell
Recuento de pines — 24
Programming Tool — Altera MAX+PLUS II / A+PLUS legacy
Estado del ciclo de vida — Obsolete (mature legacy)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización