EPM5032DC-2 vs EPM5032DC Comparaison

Comparaison détaillée côte à côte de EPM5032DC-2 par Altera et EPM5032DC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DC-2 EPM5032DC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,75 $10,40
Product Type CPLD (Complex Programmable Logic Device) —
Series MAX 5000 —
Macrocells 32 32
Usable Gates (typical) 600 —
Logic Array Blocks (LABs) 4 1
Boîtier 20-pin CDIP (Ceramic DIP) DIP-24 (ceramic, windowed)
Speed Grade -2 (tPD ~25 ns, commercial) DC (commercial)
Configuration Memory EPROM (one-time programmable per generation; UV-erasable variants exist) EPROM (UV-erasable via package window)
Supply Voltage (VCC) 5 V (single supply, +/-5%) —
Température de fonctionnement 0C to +70C (commercial grade) 0C to +70C
Programmable Pins / I/O 20 pins (JEDEC-standard 0.300" ceramic DIP) —
Programming Interface Altera ByteBlaster / parallel-port JTAG-style ISP —
Interconnect Programmable Interconnect Array (PIA) with deterministic timing —
Statut RoHS [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS] [DATA_NEEDED: RoHS status]
Type de montage Through-Hole (DIP) Through-hole (DIP)
Niveau MSL Not applicable (through-hole hermetic ceramic) —
Family — MAX 5000
Device Type — EPLD (Erasable Programmable Logic Device)
Technology — Bipolar EPROM, UV-erasable
Programmable Logic Elements — AND array + fixed OR array per macrocell
Nombre de broches — 24
Programming Tool — Altera MAX+PLUS II / A+PLUS legacy
Statut du cycle de vie — Obsolete (mature legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis