EPM5032DC vs EPM5032DC-2 Comparación

Comparación detallada lado a lado de EPM5032DC por Altera y EPM5032DC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032DC EPM5032DC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $10,40 $8,75
Family MAX 5000 —
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocells 32 32
Logic Array Blocks (LABs) 1 4
Encapsulado DIP-24 (ceramic, windowed) 20-pin CDIP (Ceramic DIP)
Speed Grade DC (commercial) -2 (tPD ~25 ns, commercial)
Temperatura de funcionamiento 0C to +70C 0C to +70C (commercial grade)
Technology Bipolar EPROM, UV-erasable —
Programmable Logic Elements AND array + fixed OR array per macrocell —
Configuration Memory EPROM (UV-erasable via package window) EPROM (one-time programmable per generation; UV-erasable variants exist)
Tipo de montaje Through-hole (DIP) Through-Hole (DIP)
Recuento de pines 24 —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS]
Programming Tool Altera MAX+PLUS II / A+PLUS legacy —
Estado del ciclo de vida Obsolete (mature legacy) —
Product Type — CPLD (Complex Programmable Logic Device)
Series — MAX 5000
Usable Gates (typical) — 600
Supply Voltage (VCC) — 5 V (single supply, +/-5%)
Programmable Pins / I/O — 20 pins (JEDEC-standard 0.300" ceramic DIP)
Programming Interface — Altera ByteBlaster / parallel-port JTAG-style ISP
Interconnect — Programmable Interconnect Array (PIA) with deterministic timing
Nivel MSL — Not applicable (through-hole hermetic ceramic)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización