EPM5032DC vs EPM5032DC-2 Comparaison

Comparaison détaillée côte à côte de EPM5032DC par Altera et EPM5032DC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DC EPM5032DC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $10,40 $8,75
Family MAX 5000 —
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocells 32 32
Logic Array Blocks (LABs) 1 4
Boîtier DIP-24 (ceramic, windowed) 20-pin CDIP (Ceramic DIP)
Speed Grade DC (commercial) -2 (tPD ~25 ns, commercial)
Température de fonctionnement 0C to +70C 0C to +70C (commercial grade)
Technology Bipolar EPROM, UV-erasable —
Programmable Logic Elements AND array + fixed OR array per macrocell —
Configuration Memory EPROM (UV-erasable via package window) EPROM (one-time programmable per generation; UV-erasable variants exist)
Type de montage Through-hole (DIP) Through-Hole (DIP)
Nombre de broches 24 —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS]
Programming Tool Altera MAX+PLUS II / A+PLUS legacy —
Statut du cycle de vie Obsolete (mature legacy) —
Product Type — CPLD (Complex Programmable Logic Device)
Series — MAX 5000
Usable Gates (typical) — 600
Supply Voltage (VCC) — 5 V (single supply, +/-5%)
Programmable Pins / I/O — 20 pins (JEDEC-standard 0.300" ceramic DIP)
Programming Interface — Altera ByteBlaster / parallel-port JTAG-style ISP
Interconnect — Programmable Interconnect Array (PIA) with deterministic timing
Niveau MSL — Not applicable (through-hole hermetic ceramic)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis