EPM5032DC vs EPM5032DC-2 Comparação

Comparação detalhada lado a lado de EPM5032DC por Altera e EPM5032DC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5032DC EPM5032DC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $10,40 $8,75
Family MAX 5000 —
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocells 32 32
Logic Array Blocks (LABs) 1 4
Encapsulamento DIP-24 (ceramic, windowed) 20-pin CDIP (Ceramic DIP)
Speed Grade DC (commercial) -2 (tPD ~25 ns, commercial)
Temperatura de operação 0C to +70C 0C to +70C (commercial grade)
Technology Bipolar EPROM, UV-erasable —
Programmable Logic Elements AND array + fixed OR array per macrocell —
Configuration Memory EPROM (UV-erasable via package window) EPROM (one-time programmable per generation; UV-erasable variants exist)
Tipo de montagem Through-hole (DIP) Through-Hole (DIP)
Contagem de pinos 24 —
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS]
Programming Tool Altera MAX+PLUS II / A+PLUS legacy —
Status do ciclo de vida Obsolete (mature legacy) —
Product Type — CPLD (Complex Programmable Logic Device)
Series — MAX 5000
Usable Gates (typical) — 600
Supply Voltage (VCC) — 5 V (single supply, +/-5%)
Programmable Pins / I/O — 20 pins (JEDEC-standard 0.300" ceramic DIP)
Programming Interface — Altera ByteBlaster / parallel-port JTAG-style ISP
Interconnect — Programmable Interconnect Array (PIA) with deterministic timing
Nível MSL — Not applicable (through-hole hermetic ceramic)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação