EPM5032LC-20 vs EPM5032JC-20 Comparación

Comparación detallada lado a lado de EPM5032LC-20 por Altera y EPM5032JC-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5032LC-20 EPM5032JC-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,40 $9,75
Device Family MAX 5000 —
Product Type EPLD / CPLD (One-Time Programmable / UV-Erasable) UV-erasable Programmable Logic Device (PLD)
Usable Gates 600 gates —
Macrocells 32 32
Logic Blocks (LABs) 1 —
Speed Grade -20 (20 ns pin-to-pin) —
Maximum Frequency 71.4 MHz —
Propagation Delay (tPD) 20 ns 20 ns
Supply Voltage (VCC) 5 V ±5% —
Temperatura de funcionamiento 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) —
Dedicated Inputs 7 8
Bidirectional I/O Pins 16 —
Total Inputs 24 24
Output Functions 16 —
Product Terms per Output 16 —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Encapsulado LCC-28 (Plastic Leaded Chip Carrier, J-lead) 68-pin JLCC (windowed ceramic)
Tipo de montaje Surface Mount —
Estado RoHS [DATA_NEEDED: RoHS status] —
Nivel MSL [DATA_NEEDED: MSL] —
Family — MAX 5000
Logic Array Blocks (LABs) — 1
Product Terms (P-terms) — 320
Frecuencia de reloj máxima — 62.5 MHz
Setup Time — 10 ns
I/O Lines — 16 (bidirectional)
Process Technology — CMOS
Erase Method — UV (12V VPP + ultraviolet exposure)
Programming Voltage (VPP) — 12 V
Architecture — PAL-type AND-OR array with PIA interconnect
Estado del ciclo de vida — Obsolete (legacy Altera MAX 5000)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización