EPM5032LC-20 vs EPM5032JC-20 Comparaison

Comparaison détaillée côte à côte de EPM5032LC-20 par Altera et EPM5032JC-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032LC-20 EPM5032JC-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,40 $9,75
Device Family MAX 5000 —
Product Type EPLD / CPLD (One-Time Programmable / UV-Erasable) UV-erasable Programmable Logic Device (PLD)
Usable Gates 600 gates —
Macrocells 32 32
Logic Blocks (LABs) 1 —
Speed Grade -20 (20 ns pin-to-pin) —
Maximum Frequency 71.4 MHz —
Propagation Delay (tPD) 20 ns 20 ns
Supply Voltage (VCC) 5 V ±5% —
Température de fonctionnement 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) —
Dedicated Inputs 7 8
Bidirectional I/O Pins 16 —
Total Inputs 24 24
Output Functions 16 —
Product Terms per Output 16 —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Boîtier LCC-28 (Plastic Leaded Chip Carrier, J-lead) 68-pin JLCC (windowed ceramic)
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: RoHS status] —
Niveau MSL [DATA_NEEDED: MSL] —
Family — MAX 5000
Logic Array Blocks (LABs) — 1
Product Terms (P-terms) — 320
Fréquence d'horloge maximale — 62.5 MHz
Setup Time — 10 ns
I/O Lines — 16 (bidirectional)
Process Technology — CMOS
Erase Method — UV (12V VPP + ultraviolet exposure)
Programming Voltage (VPP) — 12 V
Architecture — PAL-type AND-OR array with PIA interconnect
Statut du cycle de vie — Obsolete (legacy Altera MAX 5000)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis