EPM5128GC-2 vs EPM5128JC Comparación

Comparación detallada lado a lado de EPM5128GC-2 por Altera y EPM5128JC por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5128GC-2 EPM5128JC
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,95 $9,75
Family MAX 5000 —
Logic Elements / Gates 2,500 usable gates —
Macrocells 128 —
Number of Usable Gates 2,500 —
Maximum Operating Frequency 50 MHz —
Propagation Delay (tPD) Approx. 25 ns (typical, -2 speed grade) 35 ns
Supply Voltage (VCC) 5 V (nominal) 5 V (typical)
Package Type 68-pin PGA (Pin Grid Array) PLCC-68 (JLCC) ceramic, J-leaded
Package Code (per Partstack) WPGA —
Number of Terminals 68 —
Programming Technology UV-erasable EPROM —
Temperatura de funcionamiento 0C to +70C (commercial) Commercial 0C to +70C
Grade (per Partstack) COMMERCIAL —
Terminal Form PIN/PEG —
Configuration Memory Non-volatile, one-time programmable (erasable via UV) UV-erasable EPROM (windowed package)
Product Family — MAX 5000
Device Type — EPLD / CPLD
Macrocell Count — 128
Logic Elements — Programmable AND/OR/XOR array
Número de pines — 68
Dedicated Inputs — 8
User I/O Pins — [DATA_NEEDED: user I/O pin count]
Programming Interface — Altera MAX+PLUS II / A+PLUS / legacy programmer
Tipo de montaje — Surface Mount (PLCC socket or solder)
Boundary Scan — JTAG IEEE 1149.1 (family feature)
Process Technology — CMOS EPROM
Estado RoHS — [DATA_NEEDED: RoHS status - legacy part]
Lead-Free — [DATA_NEEDED: lead-free status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización