EPM5128GC-2 vs EPM5128JC Comparaison

Comparaison détaillée côte à côte de EPM5128GC-2 par Altera et EPM5128JC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128GC-2 EPM5128JC
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,95 $9,75
Family MAX 5000 —
Logic Elements / Gates 2,500 usable gates —
Macrocells 128 —
Number of Usable Gates 2,500 —
Maximum Operating Frequency 50 MHz —
Propagation Delay (tPD) Approx. 25 ns (typical, -2 speed grade) 35 ns
Supply Voltage (VCC) 5 V (nominal) 5 V (typical)
Package Type 68-pin PGA (Pin Grid Array) PLCC-68 (JLCC) ceramic, J-leaded
Package Code (per Partstack) WPGA —
Number of Terminals 68 —
Programming Technology UV-erasable EPROM —
Température de fonctionnement 0C to +70C (commercial) Commercial 0C to +70C
Grade (per Partstack) COMMERCIAL —
Terminal Form PIN/PEG —
Configuration Memory Non-volatile, one-time programmable (erasable via UV) UV-erasable EPROM (windowed package)
Product Family — MAX 5000
Device Type — EPLD / CPLD
Macrocell Count — 128
Logic Elements — Programmable AND/OR/XOR array
Nombre de broches — 68
Dedicated Inputs — 8
User I/O Pins — [DATA_NEEDED: user I/O pin count]
Programming Interface — Altera MAX+PLUS II / A+PLUS / legacy programmer
Type de montage — Surface Mount (PLCC socket or solder)
Boundary Scan — JTAG IEEE 1149.1 (family feature)
Process Technology — CMOS EPROM
Statut RoHS — [DATA_NEEDED: RoHS status - legacy part]
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis