EPM5128LC2 vs EPM5128GC-1 Comparación

Comparación detallada lado a lado de EPM5128LC2 por Altera y EPM5128GC-1 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5128LC2 EPM5128GC-1
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $22,40 $18,95
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) UV-erasable CMOS CPLD
Macrocells 128 128
Logic Array Blocks (LABs) 8 —
Interconnect Programmable Interconnect Array (PIA) —
Global Clock Inputs 1 dedicated —
Propagation Delay (tPD) 45 ns 16 ns (typical, -1 speed grade)
Supply Voltage (VCC) 5 V —
Process Technology CMOS EPROM —
Configuration Memory On-chip EPROM (non-volatile) —
Boundary Scan JTAG / IEEE 1149.1 —
Temperatura de funcionamiento -40 C to +85 C (extended commercial) -40C to +85C (industrial)
Encapsulado PGA (Pin Grid Array, ceramic) PGA-96+ (Pin Grid Array, ceramic windowed)
Tipo de montaje Through-Hole / Socketed —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy]
Usable Gates — 2,500
Dedicated Inputs — 7
Maximum User I/O Pins — 52
Nominal Supply Voltage — 5 V
Supply Voltage Range — 4.75 V to 5.25 V
Maximum Operating Frequency — 62.5 MHz
Technology — CMOS, UV-erasable EPROM
IOL / IOH — 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec])
Security Bit — Programmable, prevents readback
Programming Method — UV erase + EPROM program (or device programmer)
Nivel MSL — [DATA_NEEDED: MSL level]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización