EPM5128LC2 vs EPM5128GC-1 Comparaison

Comparaison détaillée côte à côte de EPM5128LC2 par Altera et EPM5128GC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128LC2 EPM5128GC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,40 $18,95
Family MAX 5000 MAX 5000
Device Type CPLD (Complex Programmable Logic Device) UV-erasable CMOS CPLD
Macrocells 128 128
Logic Array Blocks (LABs) 8 —
Interconnect Programmable Interconnect Array (PIA) —
Global Clock Inputs 1 dedicated —
Propagation Delay (tPD) 45 ns 16 ns (typical, -1 speed grade)
Supply Voltage (VCC) 5 V —
Process Technology CMOS EPROM —
Configuration Memory On-chip EPROM (non-volatile) —
Boundary Scan JTAG / IEEE 1149.1 —
Température de fonctionnement -40 C to +85 C (extended commercial) -40C to +85C (industrial)
Boîtier PGA (Pin Grid Array, ceramic) PGA-96+ (Pin Grid Array, ceramic windowed)
Type de montage Through-Hole / Socketed —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy]
Usable Gates — 2,500
Dedicated Inputs — 7
Maximum User I/O Pins — 52
Nominal Supply Voltage — 5 V
Supply Voltage Range — 4.75 V to 5.25 V
Maximum Operating Frequency — 62.5 MHz
Technology — CMOS, UV-erasable EPROM
IOL / IOH — 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec])
Security Bit — Programmable, prevents readback
Programming Method — UV erase + EPROM program (or device programmer)
Niveau MSL — [DATA_NEEDED: MSL level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis