EPM5192AJC-25 vs EPM5192AGC-20 Comparación

Comparación detallada lado a lado de EPM5192AJC-25 por Altera y EPM5192AGC-20 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192AJC-25 EPM5192AGC-20
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,20 $9,95
Family MAX 5000 EPLD MAX 5000
Manufacturer Altera (now Intel PSG) —
Macrocells 192 192
Propagation Delay (tPD) 25 ns 20 ns
Encapsulado PLCC-68 (windowed ceramic, AJC) PGA-132 (ceramic windowed, 'GC')
Recuento de pines 68 —
Tipo de montaje Surface Mount Through-hole (PGA socket)
Tensión de alimentación 5 V (typical) —
Logic Blocks MAX 5000 LABs (Logic Array Blocks) —
Programmable Pins [DATA_NEEDED: number of user I/O pins] —
Temperatura de funcionamiento [DATA_NEEDED: exact operating temperature range] 0C to 70C (commercial)
Erasure Method UV-erasable (windowed ceramic package) —
Programming Technology EPROM (non-volatile) —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status - ceramic PGA windowed parts are typically pre-RoHS]
Military Grade Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) —
Device Type — EPLD (EEPLD, UV-erasable)
Usable Gates — 12,000
Counter Frequency (fCNT) — 100 MHz (max)
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Logic Array Blocks (LABs) — 8
Dedicated I/O Pins — 96
Programming Interface — IEEE 1149.1 JTAG
In-System Programmability — Yes (5 V ISP)
Security Bit — Yes (pattern read-back protected)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización