EPM5192AJC-25 vs EPM5192AGC-20 比較

詳細な並列比較: EPM5192AJC-25 メーカー: Altera および EPM5192AGC-20 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM5192AJC-25 EPM5192AGC-20
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $8.20 $9.95
Family MAX 5000 EPLD MAX 5000
Manufacturer Altera (now Intel PSG) —
Macrocells 192 192
Propagation Delay (tPD) 25 ns 20 ns
パッケージ PLCC-68 (windowed ceramic, AJC) PGA-132 (ceramic windowed, 'GC')
ピン数 68 —
実装タイプ Surface Mount Through-hole (PGA socket)
電源電圧 5 V (typical) —
Logic Blocks MAX 5000 LABs (Logic Array Blocks) —
Programmable Pins [DATA_NEEDED: number of user I/O pins] —
動作温度 [DATA_NEEDED: exact operating temperature range] 0C to 70C (commercial)
Erasure Method UV-erasable (windowed ceramic package) —
Programming Technology EPROM (non-volatile) —
RoHS ステータス [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status - ceramic PGA windowed parts are typically pre-RoHS]
Military Grade Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) —
Device Type — EPLD (EEPLD, UV-erasable)
Usable Gates — 12,000
Counter Frequency (fCNT) — 100 MHz (max)
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Logic Array Blocks (LABs) — 8
Dedicated I/O Pins — 96
Programming Interface — IEEE 1149.1 JTAG
In-System Programmability — Yes (5 V ISP)
Security Bit — Yes (pattern read-back protected)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼