EPM5192AJC-25 vs EPM5192AJC-15 Comparación

Comparación detallada lado a lado de EPM5192AJC-25 por Altera y EPM5192AJC-15 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192AJC-25 EPM5192AJC-15
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $8,20 $9,85
Family MAX 5000 EPLD MAX 5000
Manufacturer Altera (now Intel PSG) —
Macrocells 192 192
Propagation Delay (tPD) 25 ns —
Encapsulado PLCC-68 (windowed ceramic, AJC) 84-pin PLCC (J-lead, ceramic, non-windowed)
Recuento de pines 68 84
Tipo de montaje Surface Mount Surface Mount
Tensión de alimentación 5 V (typical) —
Logic Blocks MAX 5000 LABs (Logic Array Blocks) —
Programmable Pins [DATA_NEEDED: number of user I/O pins] —
Temperatura de funcionamiento [DATA_NEEDED: exact operating temperature range] 0C to +70C (commercial)
Erasure Method UV-erasable (windowed ceramic package) —
Programming Technology EPROM (non-volatile) —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance]
Military Grade Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) —
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Capacity — 100% connectivity, sum-of-products PLA architecture
Pin-to-Pin Delay (tPD) — 15 ns
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Programmability — UV-erasable (windowed variant) / One-Time-Programmable
Toolchain — MAX+PLUS II
User I/O Pins — [DATA_NEEDED: user I/O count]
Speed Grades Available — -15, -20, -25 (this part: -15)
Configuration Memory — EPROM (UV-erasable)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización