EPM5192AJC-25 vs EPM5192AJC-15 Comparaison

Comparaison détaillée côte à côte de EPM5192AJC-25 par Altera et EPM5192AJC-15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJC-25 EPM5192AJC-15
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,20 $9,85
Family MAX 5000 EPLD MAX 5000
Manufacturer Altera (now Intel PSG) —
Macrocells 192 192
Propagation Delay (tPD) 25 ns —
Boîtier PLCC-68 (windowed ceramic, AJC) 84-pin PLCC (J-lead, ceramic, non-windowed)
Nombre de broches 68 84
Type de montage Surface Mount Surface Mount
Tension d'alimentation 5 V (typical) —
Logic Blocks MAX 5000 LABs (Logic Array Blocks) —
Programmable Pins [DATA_NEEDED: number of user I/O pins] —
Température de fonctionnement [DATA_NEEDED: exact operating temperature range] 0C to +70C (commercial)
Erasure Method UV-erasable (windowed ceramic package) —
Programming Technology EPROM (non-volatile) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance]
Military Grade Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) —
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Capacity — 100% connectivity, sum-of-products PLA architecture
Pin-to-Pin Delay (tPD) — 15 ns
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Programmability — UV-erasable (windowed variant) / One-Time-Programmable
Toolchain — MAX+PLUS II
User I/O Pins — [DATA_NEEDED: user I/O count]
Speed Grades Available — -15, -20, -25 (this part: -15)
Configuration Memory — EPROM (UV-erasable)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis