EPM5192AQM100-15 vs EPM5192AQM100-20 Comparación

Comparación detallada lado a lado de EPM5192AQM100-15 por Altera y EPM5192AQM100-20 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192AQM100-15 EPM5192AQM100-20
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $16,20 $8,20
Family MAX 5000 —
Device Type EPLD (Erasable PLD) —
Logic Array Blocks (LABs) 12 —
Interconnect Architecture Product Term Sharing (PIA) —
User I/O Pins 64 —
Dedicated Inputs 7 7
Total Inputs 72 —
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -15 (15 ns macrocell delay) —
Encapsulado PQFP-100 (R-PQFP-G100) 100-pin PQFP (JESD-30 code R-PQFP-G100)
Process Technology CMOS CMOS EPROM-based
Programming Technology EPROM (UV-erasable) —
Tensión de alimentación 5 V (typical, single supply) [DATA_NEEDED: VCC range from datasheet]
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: verified from manufacturer product page]
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Device Family — MAX 5000 (EPLD / classic CPLD)
Logic Elements — 192 macrocells across 12 Logic Array Blocks (LABs)
Number of LABs — 12
User I/O Lines — 64
Pin-to-Pin Propagation Delay (tPD) — 33 ns
Maximum Clock Frequency (fMAX) — 66.7 MHz
Configuration Memory — On-chip EPROM (non-volatile, one-time programmable in this package)
Boundary-Scan Test — JTAG / IEEE 1149.1 compatible
External Clock Input — Yes (global clock pin)
Operating Temperature Grade — [DATA_NEEDED: explicit temperature grade from datasheet]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización