EPM5192AQM100-15 vs EPM5192AQM100-20 Comparaison

Comparaison détaillée côte à côte de EPM5192AQM100-15 par Altera et EPM5192AQM100-20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AQM100-15 EPM5192AQM100-20
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,20 $8,20
Family MAX 5000 —
Device Type EPLD (Erasable PLD) —
Logic Array Blocks (LABs) 12 —
Interconnect Architecture Product Term Sharing (PIA) —
User I/O Pins 64 —
Dedicated Inputs 7 7
Total Inputs 72 —
Pin-to-Pin Delay (tPD) 25 ns —
Speed Grade -15 (15 ns macrocell delay) —
Boîtier PQFP-100 (R-PQFP-G100) 100-pin PQFP (JESD-30 code R-PQFP-G100)
Process Technology CMOS CMOS EPROM-based
Programming Technology EPROM (UV-erasable) —
Tension d'alimentation 5 V (typical, single supply) [DATA_NEEDED: VCC range from datasheet]
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: verified from manufacturer product page]
Température de fonctionnement [DATA_NEEDED: operating temperature range] —
Device Family — MAX 5000 (EPLD / classic CPLD)
Logic Elements — 192 macrocells across 12 Logic Array Blocks (LABs)
Number of LABs — 12
User I/O Lines — 64
Pin-to-Pin Propagation Delay (tPD) — 33 ns
Maximum Clock Frequency (fMAX) — 66.7 MHz
Configuration Memory — On-chip EPROM (non-volatile, one-time programmable in this package)
Boundary-Scan Test — JTAG / IEEE 1149.1 compatible
External Clock Input — Yes (global clock pin)
Operating Temperature Grade — [DATA_NEEDED: explicit temperature grade from datasheet]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis