EPM5192JC-2 vs EPM5192JC68 Comparación

Comparación detallada lado a lado de EPM5192JC-2 por Altera y EPM5192JC68 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC-2 EPM5192JC68
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $22,50 $15,85
Device Family MAX 5000 MAX 5000
Product Type UV-erasable Programmable Logic Device (PLD) EPLD (Erasable Programmable Logic Device)
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Interconnect Programmable Interconnect Array (PIA) —
User I/O Pins 64 76
Dedicated Inputs 7 12
External Clock Inputs 1 —
Propagation Delay (tPD) 45 ns —
Frecuencia de reloj máxima 40 MHz —
Process Technology CMOS —
Encapsulado 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) —
Tipo de montaje Surface Mount Surface Mount (PLCC socket compatible)
Number of Terminals 84 —
Programming Method UV-erase / EPROM —
Rango de temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Logic Elements / Macrocells — 192 macrocells
Número de pines — 68
Package Type — PLCC-68 (J-Lead)
Temperatura de funcionamiento — 0C to 70C (commercial, JC suffix)
Tensión de alimentación — [DATA_NEEDED: VCC]
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD]
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX]
Configuration Memory — UV-Erasable EPROM
Programmable Interconnect — Programmable Logic Array + Macrocells
Clock Pins — 4 dedicated
Programming Tool — MAX+PLUS II (legacy)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización