EPM5192JC-2 vs EPM5192JC68 比較
詳細な並列比較: EPM5192JC-2 メーカー: Altera および EPM5192JC68 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPM5192JC-2 | EPM5192JC68 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $22.50 | $15.85 |
| Device Family | MAX 5000 | MAX 5000 |
| Product Type | UV-erasable Programmable Logic Device (PLD) | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 192 | — |
| Logic Array Blocks (LABs) | 12 | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| User I/O Pins | 64 | 76 |
| Dedicated Inputs | 7 | 12 |
| External Clock Inputs | 1 | — |
| Propagation Delay (tPD) | 45 ns | — |
| 最大クロック周波数 | 40 MHz | — |
| Process Technology | CMOS | — |
| パッケージ | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) | — |
| 実装タイプ | Surface Mount | Surface Mount (PLCC socket compatible) |
| Number of Terminals | 84 | — |
| Programming Method | UV-erase / EPROM | — |
| 動作温度範囲 | [DATA_NEEDED: operating temperature range] | — |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Logic Elements / Macrocells | — | 192 macrocells |
| ピン数 | — | 68 |
| Package Type | — | PLCC-68 (J-Lead) |
| 動作温度 | — | 0C to 70C (commercial, JC suffix) |
| 電源電圧 | — | [DATA_NEEDED: VCC] |
| Pin-to-Pin Delay (tPD) | — | [DATA_NEEDED: tPD] |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fMAX] |
| Configuration Memory | — | UV-Erasable EPROM |
| Programmable Interconnect | — | Programmable Logic Array + Macrocells |
| Clock Pins | — | 4 dedicated |
| Programming Tool | — | MAX+PLUS II (legacy) |