EPM5192JC-ES vs EPM5192JC68 Comparación

Comparación detallada lado a lado de EPM5192JC-ES por Intel y EPM5192JC68 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192JC-ES EPM5192JC68
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $16,45 $15,85
Device Family MAX 5000 MAX 5000
Device Type CPLD (EPLD) —
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Interconnect Programmable Interconnect Array (PIA) —
Configuration Memory EPROM (UV-erasable, one-time programmable for JC-ES) UV-Erasable EPROM
Encapsulado 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) —
Tipo de montaje Surface Mount Surface Mount (PLCC socket compatible)
Technology CMOS —
Programming Altera MAX+PLUS II or compatible programmer —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range for ES grade] 0C to 70C (commercial, JC suffix)
Tensión de alimentación [DATA_NEEDED: VCC nominal] [DATA_NEEDED: VCC]
User I/O Pins [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] 76
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] —
Nivel MSL [DATA_NEEDED: MSL rating] —
Note Datasheet source: Altera MAX 5000 family document, 52 pages —
Product Type — EPLD (Erasable Programmable Logic Device)
Logic Elements / Macrocells — 192 macrocells
Número de pines — 68
Package Type — PLCC-68 (J-Lead)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD]
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX]
Programmable Interconnect — Programmable Logic Array + Macrocells
Dedicated Inputs — 12
Clock Pins — 4 dedicated
Programming Tool — MAX+PLUS II (legacy)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización