EPM5192JC-ES vs EPM5192JC68 Comparaison

Comparaison détaillée côte à côte de EPM5192JC-ES par Intel et EPM5192JC68 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC-ES EPM5192JC68
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,45 $15,85
Device Family MAX 5000 MAX 5000
Device Type CPLD (EPLD) —
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Interconnect Programmable Interconnect Array (PIA) —
Configuration Memory EPROM (UV-erasable, one-time programmable for JC-ES) UV-Erasable EPROM
Boîtier 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) —
Type de montage Surface Mount Surface Mount (PLCC socket compatible)
Technology CMOS —
Programming Altera MAX+PLUS II or compatible programmer —
Température de fonctionnement [DATA_NEEDED: operating temperature range for ES grade] 0C to 70C (commercial, JC suffix)
Tension d'alimentation [DATA_NEEDED: VCC nominal] [DATA_NEEDED: VCC]
User I/O Pins [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] 76
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Lead-Free [DATA_NEEDED: lead-free status] —
Niveau MSL [DATA_NEEDED: MSL rating] —
Note Datasheet source: Altera MAX 5000 family document, 52 pages —
Product Type — EPLD (Erasable Programmable Logic Device)
Logic Elements / Macrocells — 192 macrocells
Nombre de broches — 68
Package Type — PLCC-68 (J-Lead)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD]
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX]
Programmable Interconnect — Programmable Logic Array + Macrocells
Dedicated Inputs — 12
Clock Pins — 4 dedicated
Programming Tool — MAX+PLUS II (legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis