EPM5192LC-1 vs EPM5192LC-35 Comparación

Comparación detallada lado a lado de EPM5192LC-1 por Altera y EPM5192LC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-1 EPM5192LC-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $14,20 $15,25
Family MAX 5000 MAX 5000 CPLD
Device Type EPLD / CPLD —
Macrocells 192 —
Logic Gates 3750 (typical usable) —
Dedicated Inputs 7 —
User I/O 64 —
Número de pines 84 —
Package Type LDCC (Leaded Ceramic Chip Carrier), plastic windowless JLCC (J-Lead Ceramic Chip Carrier)
Propagation Delay 25 ns —
Frecuencia de reloj máxima 50 MHz —
Tensión de alimentación 5 V nominal (4.75 V to 5.25 V) —
Technology CMOS, UV-erasable / OTP EPROM cell —
Temperatura de funcionamiento 0C to +70C (commercial) Commercial (0C to +70C) per LC suffix
Programmable Memory EPROM (one-time or UV-erasable) —
Speed Grade -1 -35
Estado RoHS Non-compliant (ceramic LDCC with Pb-bearing terminations) Non-compliant (ceramic hermetic package)
Series — MAX 5000
Logic Elements / Macrocells — 192 macrocells
Pin-to-Pin Delay (tPD) — 35 ns
Programmable Type — UV-Erasable / OTP (EPROM-based)
Tipo de montaje — Surface Mount
Logic Voltage — 5 V TTL-compatible I/O
Programming Method — Altera legacy programmer (EPROM-based)
Architecture — LAB-based with Programmable Interconnect Array (PIA)
I/O Standard — TTL
Estado del ciclo de vida — Obsolete - last-time-buy stock only
Datasheet Document — Altera MAX 5000 family datasheet (per alldatasheet.com)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización