EPM5192LC-1 vs EPM5192LC-35 Comparaison

Comparaison détaillée côte à côte de EPM5192LC-1 par Altera et EPM5192LC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-1 EPM5192LC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $14,20 $15,25
Family MAX 5000 MAX 5000 CPLD
Device Type EPLD / CPLD —
Macrocells 192 —
Logic Gates 3750 (typical usable) —
Dedicated Inputs 7 —
User I/O 64 —
Nombre de broches 84 —
Package Type LDCC (Leaded Ceramic Chip Carrier), plastic windowless JLCC (J-Lead Ceramic Chip Carrier)
Propagation Delay 25 ns —
Fréquence d'horloge maximale 50 MHz —
Tension d'alimentation 5 V nominal (4.75 V to 5.25 V) —
Technology CMOS, UV-erasable / OTP EPROM cell —
Température de fonctionnement 0C to +70C (commercial) Commercial (0C to +70C) per LC suffix
Programmable Memory EPROM (one-time or UV-erasable) —
Speed Grade -1 -35
Statut RoHS Non-compliant (ceramic LDCC with Pb-bearing terminations) Non-compliant (ceramic hermetic package)
Series — MAX 5000
Logic Elements / Macrocells — 192 macrocells
Pin-to-Pin Delay (tPD) — 35 ns
Programmable Type — UV-Erasable / OTP (EPROM-based)
Type de montage — Surface Mount
Logic Voltage — 5 V TTL-compatible I/O
Programming Method — Altera legacy programmer (EPROM-based)
Architecture — LAB-based with Programmable Interconnect Array (PIA)
I/O Standard — TTL
Statut du cycle de vie — Obsolete - last-time-buy stock only
Datasheet Document — Altera MAX 5000 family datasheet (per alldatasheet.com)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis