EPM5192LC-2N vs EPM5192JC-1N Comparación

Comparación detallada lado a lado de EPM5192LC-2N por Altera y EPM5192JC-1N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-2N EPM5192JC-1N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $11,85 $19,85
Family MAX 5000 MAX 5000
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) —
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) —
Propagation Delay (typical) 25 ns —
Tensión de alimentación 5 V (typical) —
Programmability UV-erasable EPROM cell —
Tipo de montaje Surface Mount (LC package) —
Temperatura de funcionamiento Commercial (0C to +70C) - inferred from speed-grade -2 designation [DATA_NEEDED: industrial/commercial temperature range]
Estado RoHS Compliant (per -N lead-free suffix) —
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) JTAG / Altera ByteBlaster
Device Type — CPLD - Complex Programmable Logic Device
Logic Array Blocks (LABs) — 12
Usable Gates — 3750
User I/O Pins — 64
Dedicated Inputs — 7
External Clock Inputs (GCLK) — 1
Propagation Delay (tPD) — 40 ns
Maximum Clock Frequency (fMAX) — 62.5 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V
Technology — CMOS EPROM (UV-erasable)
Encapsulado — 84-pin Ceramic Quad Flat Pack (CQFP)
JEDEC Package Code — S-CQCC-J84

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización