EPM5192LC-2N vs EPM5192JC-1N Comparação

Comparação detalhada lado a lado de EPM5192LC-2N por Altera e EPM5192JC-1N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192LC-2N EPM5192JC-1N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $11,85 $19,85
Family MAX 5000 MAX 5000
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) —
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) —
Propagation Delay (typical) 25 ns —
Tensão de alimentação 5 V (typical) —
Programmability UV-erasable EPROM cell —
Tipo de montagem Surface Mount (LC package) —
Temperatura de operação Commercial (0C to +70C) - inferred from speed-grade -2 designation [DATA_NEEDED: industrial/commercial temperature range]
Status RoHS Compliant (per -N lead-free suffix) —
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) JTAG / Altera ByteBlaster
Device Type — CPLD - Complex Programmable Logic Device
Logic Array Blocks (LABs) — 12
Usable Gates — 3750
User I/O Pins — 64
Dedicated Inputs — 7
External Clock Inputs (GCLK) — 1
Propagation Delay (tPD) — 40 ns
Maximum Clock Frequency (fMAX) — 62.5 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V
Technology — CMOS EPROM (UV-erasable)
Encapsulamento — 84-pin Ceramic Quad Flat Pack (CQFP)
JEDEC Package Code — S-CQCC-J84

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação