EPM5192LC-2N vs EPM5192JC-2 Comparación

Comparación detallada lado a lado de EPM5192LC-2N por Altera y EPM5192JC-2 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-2N EPM5192JC-2
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $11,85 $22,50
Family MAX 5000 —
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) —
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) —
Propagation Delay (typical) 25 ns —
Tensión de alimentación 5 V (typical) —
Programmability UV-erasable EPROM cell —
Tipo de montaje Surface Mount (LC package) Surface Mount
Temperatura de funcionamiento Commercial (0C to +70C) - inferred from speed-grade -2 designation —
Estado RoHS Compliant (per -N lead-free suffix) [DATA_NEEDED: RoHS compliance]
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) —
Device Family — MAX 5000
Product Type — UV-erasable Programmable Logic Device (PLD)
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
User I/O Pins — 64
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns
Frecuencia de reloj máxima — 40 MHz
Process Technology — CMOS
Encapsulado — 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Number of Terminals — 84
Programming Method — UV-erase / EPROM
Rango de temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización