EPM5192LC-2N vs EPM5192JC-2 Comparação

Comparação detalhada lado a lado de EPM5192LC-2N por Altera e EPM5192JC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5192LC-2N EPM5192JC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $11,85 $22,50
Family MAX 5000 —
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) —
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) —
Propagation Delay (typical) 25 ns —
Tensão de alimentação 5 V (typical) —
Programmability UV-erasable EPROM cell —
Tipo de montagem Surface Mount (LC package) Surface Mount
Temperatura de operação Commercial (0C to +70C) - inferred from speed-grade -2 designation —
Status RoHS Compliant (per -N lead-free suffix) [DATA_NEEDED: RoHS compliance]
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) —
Device Family — MAX 5000
Product Type — UV-erasable Programmable Logic Device (PLD)
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
User I/O Pins — 64
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tPD) — 45 ns
Frequência máxima de clock — 40 MHz
Process Technology — CMOS
Encapsulamento — 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed)
Number of Terminals — 84
Programming Method — UV-erase / EPROM
Faixa de temperatura de operação — [DATA_NEEDED: operating temperature range]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação