EPM5192LC-2N vs EPM5192LC2 Comparación

Comparación detallada lado a lado de EPM5192LC-2N por Altera y EPM5192LC2 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-2N EPM5192LC2
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $11,85 $17,40
Family MAX 5000 MAX 5000
Macrocells 192 192
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) —
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) —
Speed Grade -2 (tPD approximately 25 ns) —
Propagation Delay (typical) 25 ns —
Tensión de alimentación 5 V (typical) —
Programmability UV-erasable EPROM cell —
Tipo de montaje Surface Mount (LC package) Surface Mount
Temperatura de funcionamiento Commercial (0C to +70C) - inferred from speed-grade -2 designation [DATA_NEEDED: operating temperature range]
Estado RoHS Compliant (per -N lead-free suffix) —
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA —
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) —
Device Type — EPLD (Erasable Programmable Logic Device)
User I/O Pins — 64
Logic Array Blocks (LABs) — 12
Dedicated Inputs — 7
External Clock Inputs — 1
Propagation Delay (tpd) — 45 ns (LC-2 speed grade)
Frecuencia de reloj máxima — 50 MHz
Supply Voltage (VCC) — 5 V
Process Technology — CMOS
Encapsulado — PQCC-84 (84-pin Plastic J-Lead Chip Carrier)
Programmable Interconnect — Programmable Interconnect Array (PIA)
Reprogrammability — Windowed UV-erasable (ceramic package variants) / One-time programmable (plastic)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización