EPM5192LC-35 vs EPM5192LC-2N Comparación

Comparación detallada lado a lado de EPM5192LC-35 por Altera y EPM5192LC-2N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LC-35 EPM5192LC-2N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,25 $11,85
Series MAX 5000 —
Family MAX 5000 CPLD MAX 5000
Logic Elements / Macrocells 192 macrocells —
Pin-to-Pin Delay (tPD) 35 ns —
Speed Grade -35 -2 (tPD approximately 25 ns)
Programmable Type UV-Erasable / OTP (EPROM-based) —
Package Type JLCC (J-Lead Ceramic Chip Carrier) LC (ceramic J-leaded, windowed UV-erasable package family)
Tipo de montaje Surface Mount Surface Mount (LC package)
Logic Voltage 5 V TTL-compatible I/O —
Temperatura de funcionamiento Commercial (0C to +70C) per LC suffix Commercial (0C to +70C) - inferred from speed-grade -2 designation
Programming Method Altera legacy programmer (EPROM-based) —
Architecture LAB-based with Programmable Interconnect Array (PIA) Programmable Logic Array (PLA) with global PIA
I/O Standard TTL —
Estado RoHS Non-compliant (ceramic hermetic package) Compliant (per -N lead-free suffix)
Estado del ciclo de vida Obsolete - last-time-buy stock only —
Datasheet Document Altera MAX 5000 family datasheet (per alldatasheet.com) —
Macrocells — 192
Flip-Flops — 192
Logic Elements — 192 macrocells (PAL/GAL-style AND-OR array)
Propagation Delay (typical) — 25 ns
Tensión de alimentación — 5 V (typical)
Programmability — UV-erasable EPROM cell
Lead-Free — Yes (per -N suffix)
Programming Interface — Altera programming hardware (MAX+PLUS II / ByteBlaster compatible)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización