EPM5192LC-35 vs EPM5192LC-2N Comparaison

Comparaison détaillée côte à côte de EPM5192LC-35 par Altera et EPM5192LC-2N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-35 EPM5192LC-2N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,25 $11,85
Series MAX 5000 —
Family MAX 5000 CPLD MAX 5000
Logic Elements / Macrocells 192 macrocells —
Pin-to-Pin Delay (tPD) 35 ns —
Speed Grade -35 -2 (tPD approximately 25 ns)
Programmable Type UV-Erasable / OTP (EPROM-based) —
Package Type JLCC (J-Lead Ceramic Chip Carrier) LC (ceramic J-leaded, windowed UV-erasable package family)
Type de montage Surface Mount Surface Mount (LC package)
Logic Voltage 5 V TTL-compatible I/O —
Température de fonctionnement Commercial (0C to +70C) per LC suffix Commercial (0C to +70C) - inferred from speed-grade -2 designation
Programming Method Altera legacy programmer (EPROM-based) —
Architecture LAB-based with Programmable Interconnect Array (PIA) Programmable Logic Array (PLA) with global PIA
I/O Standard TTL —
Statut RoHS Non-compliant (ceramic hermetic package) Compliant (per -N lead-free suffix)
Statut du cycle de vie Obsolete - last-time-buy stock only —
Datasheet Document Altera MAX 5000 family datasheet (per alldatasheet.com) —
Macrocells — 192
Flip-Flops — 192
Logic Elements — 192 macrocells (PAL/GAL-style AND-OR array)
Propagation Delay (typical) — 25 ns
Tension d'alimentation — 5 V (typical)
Programmability — UV-erasable EPROM cell
Lead-Free — Yes (per -N suffix)
Programming Interface — Altera programming hardware (MAX+PLUS II / ByteBlaster compatible)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis